


SCP-736

Модуль цифровой обработки сигналов на базе 2-х основных FPGA Xilinx Kintex UltraScale и поддержкой 2-х FMC форм-фактора CompactPCI 6U



Основные особенности

- Широкий ряд устанавливаемых FPGA Xilinx серии Kintex UltraScale/UltraScale+ объёмом от 444 тыс. (XCKU035) до 725 тыс. (XCKU060) логических ячеек
- По четыре независимых 16-ти разрядных банка памяти DDR4-2400 общим объёмом 2 Гбайт на каждой основной FPGA
- Модуль форм-фактора CompactPCI 6U с системным интерфейсом PCI 64-бит/100 МГц и соответствующий стандартам: PICMG 2.0 Rev 3.0, PICMG 2.16 Rev 1.0 и ANSI/VITA 57.1-2010
- Поддержка установки двух submodule FMC HPC, включая 8 дуплексных линий MGT, в соответствии со стандартом ANSI/VITA 57.1-2010
- Поддержка двух каналов интерфейса Gigabit Ethernet 1000BASE-T через линии разъёма J3 в соответствии со стандартом PICMG 2.16 Rev 1.0
- Восемь мульти-гигабитных линий тыльного расширения на разъеме P2 VPX
- Передняя панель, конфигурируемая под необходимые конкретному пользователю коммуникационные интерфейсы (DigIO, RS-232/485, Gigabit Ethernet, Clock In и прочие)
- Варианты исполнения: коммерческий или промышленный температурный диапазон с воздушным охлаждением

Обзор модуля

Особенности

Модуль SCP-736 разработан на базе новейшей высокопроизводительной серии FPGA Xilinx Kintex UltraScale/UltraScale+ и сочетает в себе гибкость наряду с высокой производительностью и широким набором интерфейсных возможностей.

Наряду с системным интерфейсом PCI 64 бита/100 МГц Master/Slave модуль SCP-736 поддерживает два системных канала Gigabit Ethernet 1000BASE-T в соответствии со стандартом PICMG 2.16 Rev 1.0 CompactPCI Packet Switching Interconnect, что позволяет создавать более разветвленные схемы управления системой сбора и обработки данных. На модуле поддерживается удаленный мониторинг параметров электропитания и температуры, а также конфигурирование основных FPGA с поддержкой программирования их конфигурационной памяти через Gigabit Ethernet.

Модуль имеет в своем составе две основные FPGA из широкого ряда: XCKU035/040/060, что позволяет гибко подобрать оптимальную по стоимости и возможностям конфигурацию в части интерфейсов и поддерживаемой памяти, при этом полноценная поддержка двух submodule стандарта FMC HPC ANSI/VITA 57.1-2010 FPGA Mezzanine Card (FMC) Standard реализована для всего ряда FPGA.


Высокая производительность

Пиковая производительность модуля SCP-736 на целочисленных операциях умножить-аккумулировать 27×18 бит достигает 4 ТМАС/с, что открывает широкие возможности для приложений, требующих предельно высокой производительности цифровой обработки данных в реальном времени: фильтрации, спектральных преобразований, корреляционной обработки сигналов.

Производительность интерфейса обмена каждой основной FPGA с внешней памятью DDR4 превышает 150 Гбит/с, что обеспечивает хорошие возможности для высокоскоростной буферизации данных, как submodule FMC, так и промежуточных результатов цифровой обработки.

Посредством дополнительного мезонина на модуле предусмотрена возможность предустановки коммуникационных интерфейсов, необходимых Заказчику, таких как: буферизованный цифровой ввод/вывод, последовательные интерфейсы RS-232/485, Gigabit Ethernet с поддержкой медных и оптических линий, синхронизации/тактирования через коаксиальные разъемы передней панели (см. раздел «Информация для заказа»).

Функциональная блок-схема



Технические характеристики

Программируемая логика

Две основные FPGA Xilinx Kintex UltraScale/UltraScale+ из ряда:

- XCKU035/040/060.
(опции поставки)

Особенности каждой из основных FPGA:

- свыше 725 тыс. логических ячеек;
- до 2760 блоков DSP48E;
- до 1080 блоков RAM Xilinx BlockRAM по 36 кбит;
- до 12 узлов тактирования 2 × PLL + MMCM Xilinx;
- до 3-х аппаратных ядер PCIe 1.0/2.0/3.0 x1/x2/x4 (XCKU095).

Служебная FPGA Xilinx Artix-7 XC7A100T:

- 101,4 тыс. логических ячеек;
- 135 блоков RAM Xilinx BlockRAM по 36 кбит;
- аппаратное ядро PCIe 1.0/2.0 x1.

Межкристальный обмен основных FPGA:

- 4 дуплексные пары MGT до 16,3 Гбит/с каждая (нет поддержки с FPGA XCKU035);
- 8 линий управления и арбитража LVCMOS (на функциональной блок-схеме не показаны).

Межкристальный обмен между служебной и основной FPGA:

- конфигурационный SelectMAP 16 бит 100 МГц;
- AXI Chip2Chip Xilinx 250 МГц (совмещен с SelectMAP).

Память

Четыре 16-ти разрядных банка памяти DDR4-2400 SDRAM объемом по 512 Мбайт на каждой основной FPGA

16-ти разрядный банк памяти DDR3-1033 SDRAM объемом по 256 Мбайт на служебной FPGA

Два банка памяти NOR Flash объемом по 256 Мбайт для хранения конфигурационных файлов основных FPGA

Память SPI NOR Flash 16 Мбайт на каждой основной FPGA

Память SPI NOR Flash 16 Мбайт на служебной FPGA

Память SPI NOR Flash 16 Мбайт конфигурирования служебной FPGA

Тактирование

Опорные кварцевые генераторы FPGA 125 МГц/200 МГц

Синтезатор сетки произвольных частот MGT FPGA

Внешние и отладочные интерфейсы

COM-порты для каждой FPGA с единым USB 2.0 на передней панели

Буферизованный JTAG IEEE 1149.1 FPGA на передней панели

Внутренний буферизованный порт JTAG IEEE 1149.1 для FMC

Соответствие стандартам

PICMG 2.0 Rev 3.0 CompactPCI Base Specification

PICMG 2.16 Rev 1.0 CompactPCI Packet Switching Interconnect

ANSI/VITA 57.1-2010 FPGA Mezzanine Card (FMC) Standard

Системные функции

PCI 64-бит/100 МГц Master/Slave (разъемы J1, J2 CompactPCI)

Два канала Gigabit Ethernet 1000BASE-T (разъем J3 CompactPCI)

Системные функции

Поддержка географической адресации (GA0–GA4)

Встроенный контроль напряжений и тока потребления

Встроенный температурный контроль

Субмодули FMC

Поддержка установки двух субмодулей FMC одиночной ширины (Single Width)

Стыковочная высота FMC: 10 мм

Интерфейс каждого субмодуля FMC HPC:

- 80 пар LVDS, общая пропускная способность до 80 Гбит/с;
- 8 дуплексных мульти-гигабитных пар DP0–DP7 10 Гбит/с;
- полный набор линий тактирования.

Поддержка JTAG 3,3 В с автоматической коммутацией канала

Поддержка сигналов I²C (IPMI FMC), PRSNT, PowerGood

Соответствие стандарту ANSI/VITA 57.1-2010 FPGA Mezzanine Card (FMC) Standard по требованиям к питающим напряжениям и токам нагрузки субмодулей

Уровень напряжения по линиям VADJ/VIO_B_M2C +1,8 В

Энергопотребление

Потребляемая мощность модуля цифровой обработки сигналов: от 80 до 160 Вт

Распределение потребляемой мощности по линии питания:

- +3,3 В/5 В через разъем J1 (80 Вт);
- +3,3 В/5 В через дополнительный разъем (160 Вт).

Условия эксплуатации

Охлаждение: воздушное

Диапазон рабочих температур: коммерческий (0...+50 °С) или промышленный (–40...+85 °С) (опция поставки)

Температура хранения: –50...+85 °С

Влажность:

- до 85 % без покрытия;
- до 98 % с покрытием.
(опция поставки)

Размеры

Форм-фактор: CompactPCI 6U в один слот 0,8"

Размеры: 160 × 233 мм

Информация для заказа

Модуль с поддержкой двух submodule FMC HPC, служебной FPGA XC7A100T с памятью, предустановленными банками памяти DDR4 основных FPGA.

Программное обеспечение поддержки модуля, а также отладочные кабели в комплект поставки не входят, их приобретение оговаривается отдельно. Приобретение логических ядер IP-Core Gigabit Ethernet (ТЕМАС) оговаривается отдельно. Настоятельно рекомендуется перед заказом модуля ознакомиться с их техническим описанием.



I Основная FPGA Xilinx

Обе предустановленные на плату FPGA одинаковые и семейства Kintex UltraScale/UltraScale+. Временная группа FPGA -3 недоступна для заказа в промышленном исполнении модуля.

FMKU035T-1: XCKU035-1	FMKU040T-3: XCKU040-3
FMKU035T-2: XCKU035-2	FMKU060T-1: XCKU060-1
FMKU035T-3: XCKU035-3	FMKU060T-2: XCKU060-2
FMKU040T-1: XCKU040-1	FMKU060T-3: XCKU060-3
FMKU040T-2: XCKU040-2	

III Передняя панель

FP1: Установлена стандартная передняя панель VPX шириной 1”

FPN: Заказная передняя панель, тип устанавливаемого submodule оговаривается при заказе дополнительно

IV Исполнение (температурный диапазон)

T0: Коммерческое (0...+50 °C)

T4: Индустриальное (-40...+70 °C)

II Вывод буферизованных цифровых портов

B0: Вывод цифровых портов на переднюю панель не производится

BIO3: 2 × Gigabit Ethernet (медь, RJ45), вход SSMC синхронизации всех FPGA модуля (до 200 МГц)

BIO4: 2 × Gigabit Ethernet (модули SFP в комплект поставки не входят), вход SSMC синхронизации FPGA

BIO5: Буферизованный цифровой порт (16 линий, разъём Micro-D, 25 контактов, винт), вход SSMC синхронизации FPGA

BIO6: Четыре полнодуплексных канала RS-485 (разъём Micro-D, 25 контактов, винт), вход SSMC синхронизации FPGA

BIO7: По восемь линий стандарта RS-232 на приём/передачу (разъём Micro-D, 25 контактов, винт), вход SSMC синхронизации FPGA

BION: Заказной набор интерфейсов пользователя, номер N присваивается индивидуально

V Покрытие

CV0: Без влагозащитного покрытия

CV1: С влагозащитным покрытием

Пример кода изделия: **SCP-736-FMKU060T-3-BION-FPN-T4-CV1**

SCP-736 — Модуль цифровой обработки сигналов на базе 2-х основных FPGA Xilinx Kintex UltraScale и поддержкой 2-х FMC форм-фактора CompactPCI 6U

Основная FPGA Xilinx: XCKU060-3

Вывод буферизованных цифровых портов: Заказной набор интерфейсов пользователя, номер N присваивается индивидуально

Передняя панель: Заказная передняя панель, тип устанавливаемого submodule оговаривается при заказе дополнительно

Исполнение (температурный диапазон): Индустриальное (-40...+70 °C)

Покрытие: С влагозащитным покрытием

Возможны другие конфигурации модуля по индивидуальному запросу. За дополнительной информацией обращайтесь в SET.

Контактная информация



ЗАО «Скан Инжиниринг Телеком»
Россия, 394030, г. Воронеж, ул. Свободы, 75
Тел.: +7 (473) 272-71-01, факс.: +7 (473) 251-21-99
www.setdsp.ru

Электронная почта:
Отдел продаж: sales@setdsp.ru

ООО «Скан Инжиниринг Телеком - СПб»
Россия, 199106, г. Санкт-Петербург, 22-я линия В.О., д. 3, корп. 1, лит. М.
Тел.: +7 (812) 406-99-95, +7 (812) 406-99-96
www.setdsp.ru

Электронная почта:
Отдел продаж: sales.spb@setdsp.ru

ЗАО «Скан Инжиниринг Телеком». Все права защищены. © 1991–2018
Документ DS-SCP-736 1.0 создан в ООО «Скан Инжиниринг Телеком - СПб». Все права защищены. © 2018