


SVP-737

Модуль цифровой обработки данных на базе FPGA Xilinx Kintex UltraScale, Virtex UltraScale и Virtex UltraScale+ с поддержкой FMC+ форм-фактора VPX 3U



Основные особенности

- Высокопроизводительная FPGA Xilinx серий Kintex UltraScale XCKU095/115, Virtex UltraScale XCVU080/095/125/160/190, Virtex UltraScale+ XCVU5P/7P/9P/13P объемом свыше 3,7 млн. логических ячеек и числом умножителей свыше 5,5 тыс.
- Два 64-х разрядных банка памяти DDR4-2133 SDRAM общим объемом до 16 Гбайт
- Установка субмодуля FMC+ в соответствии со стандартом ANSI/VITA 57.4-2016 с поддержкой HSPC интерфейса, включая 24 дуплексных линий MGT до 16,3 Гбит/с в каждой
- Модуль форм-фактора VPX 3U, соответствующий стандартам: ANSI/VITA 46.0-2013 (воздушное охлаждение), ANSI/VITA 46.3-2012, ANSI/VITA 46.4-2012, ANSI/VITA 46.6-2013, ANSI/VITA 57.4-2016 и ANSI/VITA 65-2010 (R2012)
- Поддержка системных интерфейсов: 2 × PCI Express 1.0/2.0/3.0 x4 (DP01, 02), 2 × Gigabit Ethernet 1000BASE-BX (UTP01, 02)
- Возможность реализации до 4-х интерфейсов Serial RapidIO/Xilinx Aurora x4 через разъем P1 VPX (DP01–04), тип интерфейса определяется проектом FPGA
- Поддержка модуля тыльного ввода/вывода через разъем P2 VPX: 4 × дуплексных линий MGT, 20 × линий LVDS, 20 × линий КМОП 2,5 В
- Исполнения с воздушным и кондуктивным охлаждением

Обзор модуля

Особенности

Модуль SVP-737 форм-фактора VPX 3U предоставляет пользователю широкие возможности цифровой обработки сигналов (ЦОС) на базе микросхемы программируемой логики Kintex/Virtex UltraScale/UltraScale+ фирмы Xilinx, значительный объем встроенной высокоскоростной памяти DDR4-2133 и широкий набор коммуникационных интерфейсов, включая системные PCI Express/Serial RapidIO/Xilinx Aurora, тыльного расширения Serial RapidIO/Xilinx Aurora, а также ввода/вывода данных с субмодуля стандарта ANSI/VITA 57.4-2016 FPGA Mezzanine Card Plus (FMC+).

Высокая производительность


Модуль SVP-737 предназначен для приложений, требующих предельно высокой производительности цифровой обработки данных в реальном времени: фильтрации, спектральных преобразований, корреляционной обработки и т. д. Пиковая производительность обработки FPGA модуля на целочисленных операциях умножить-аккумулировать достигает 7300 млрд./с (XCVU13P: 12280 умножителей 27 × 18 бит, аккумулятор 48 бит, 600 МГц), а суммарная производительность обмена с памятью DDR4-2133 превышает 33 Гбайт/с (два 64-х-разрядных банка до 8 Гбайт каждый).

Наряду с высокой производительностью модуль предоставляет широкие возможности в части организации системных интерфейсов через каналы DP01–04 VPX: поддерживаются до 2-х каналов PCI Express 1.0/2.0/3.0 x4 до 8 Гбит/с в линии/до 4-х каналов Serial RapidIO 2.0 x4 до 6,25 Гбит/с, Xilinx Aurora 64b/66b до 10 Гбит/с, 2 канала Gigabit Ethernet. Тип системного интерфейса определяется проектом FPGA, причем PCI Express реализован с использованием встроенных аппаратных ядер FPGA, а Serial RapidIO, Xilinx Aurora, Gigabit Ethernet — программных IP-Core, а также типом объединительной платы и системного коммутатора. Реализована поддержка обмена данными с модулем тыльного ввода/вывода через разъем P2 VPX посредством 4-х дуплексных пар MGT до 10 Гбит/с в каждой и 20-и двунаправленных пар стандарта LVDS до 1 Гбит/с в каждой.

Области применения

Модуль поддерживает установку субмодуля нового стандарта ANSI/VITA 57.4-2016 FPGA Mezzanine Card Plus (FMC+) с расширенными коммуникационными возможностями в части последовательного мультигигабитного обмена, так, теперь поддерживается до 24-х дуплексных пар MGT с пропускной способностью до 16,3 Гбит/с в каждой, реализован дополнительный набор сигналов тактирования и синхронизации, что дает возможность построения многоканальных систем приема/передачи и обработки сигналов с использованием новейших широкополосных АЦП/ЦАП со стандартом цифровых данных JESD204B.

Функциональная блок-схема



Технические характеристики

Программируемая логика

FPGA Xilinx из ряда:

(опции поставки)

- Kintex UltraScale XCKU095/115;
- Virtex UltraScale XCVU080/095/125/160/190;
- Virtex UltraScale+ XCVU5P/7P/9P/13P;
- ресурсы наиболее крупной FPGA XCVU13P, устанавливаемой на модуль:
 - свыше 3,7 млн. логических ячеек;
 - до 12288 блоков DSP;
 - свыше 94 Мбит Xilinx BlockRAM;
 - до 360 Мбит Xilinx UltraRAM.

Память

Два независимых 64-х-разрядных банка памяти DDR4-2133 SDRAM общим объёмом до 16 Гбайт

(опции поставки)

Пользовательская память SPI NOR Flash объёмом 128 Мбайт

Конфигурационная память SPI NOR Flash объёмом 128 Мбайт, чтения до 500 Мбит/с

Тактирование

Кварцевый генератор 100 МГц тактирования MGT FPGA

Кварцевые генераторы 125, 200, 300 МГц глобального тактирования FPGA

Синтезатор независимых частот тактирования MGT интерфейсов DP01–04 на разъёме P1 VPX, REAR на разъёме P1 VPX, MGT FMC

Умножитель частоты REF_CLK VPX до 100 МГц для тактирования MGT FPGA интерфейсов DP01–04

Приём сигнала AUX_CLK VPX в FPGA модуля

Разъём FMC+

Поддержка установки мезонинного submodule FMC+ одиночной ширины с воздушным охлаждением

Стыковочная высота: 10 мм

Поддержка 80-и пар LVDS до 1 Гбит/с в паре

Поддержка 24-х дуплексных пар MGT до 16,3 Гбит/с в паре

Поддержка 8-и линий тактирования MGT FPGA

Поддержка 4-х линий глобального тактирования LVDS

Поддержка 2-х сигналов опорного тактирования REF_CLK

Поддержка 2-х сигналов синхронизации SYNC

Поддержка шины I²C IPMI на FPGA

Поддержка JTAG 3,3 В с автоматической коммутацией канала

Обеспечение submodule FMC+ питанием в соответствии со стандартом

Уровень напряжения по линиям VADJ/VIO_B_M2C: +1,8 В

Реализация подключения VREF_A/B_M2C к FPGA

Отладочные интерфейсы FPGA

COM порт на передней панели с реализацией USB 2.0 Mini-USB

Буферизованный JTAG IEEE 1149.1 на передней панели

Соответствие стандартам

ANSI/VITA 46.0-2013 VPX Base Standard

ANSI/VITA 46.3-2012 Serial RapidIO on VPX Fabric Connector

ANSI/VITA 46.4-2012 PCI Express on the VPX Fabric Connector

ANSI/VITA 46.6-2013 Gigabit Ethernet Control Plane on VPX

ANSI/VITA 57.4-2016 FPGA Mezzanine Card Plus (FMC+)

ANSI/VITA 65-2010 (R2012) OpenVPX System Standard

Разъёмы VPX

Разъём P0:

- поддержка интерфейса I²C по линиям SM0, SM1;
- поддержка географической адресации (GA0–GA4);
- поддержка тактирования MGT FPGA сигналом учётверенной частотой (100 МГц) по линии REF_CLK (25 МГц);
- ввод сигнала AUX_CLK через глобальный вход FPGA;
- обработка сигнала системного сброса SYSRESET#.

Разъём P1:

- реализация портов DP01–04:
 - до 2-х каналов PCI Express 1.0/2.0/3.0 x1/x2/x4;
 - до 4-х каналов Serial RapidIO 2.0 x4 6,25 Гбит/с; IP-ядра в комплект поставки не входят
 - до 4-х каналов Xilinx Aurora x4 10 Гбит/с; IP-ядра в комплект поставки не входят
 - до 2-х каналов Gigabit Ethernet (порты UTP01, 02). IP-ядра в комплект поставки не входят
- Подключение линии REF_CLK_SE ко входу тактирования FPGA.

Разъём P2 (поддержка тыльного модуля расширения):

- 4 полнодуплексных пары MGT, до 10 Гбит/с в паре, конфигурируемые в проекте FPGA для поддержки: IP-ядра в комплект поставки не входят
 - Serial RapidIO 2.0 x4;
 - Xilinx Aurora x4.
- 20 двунаправленных пары LVDS с пропускной способностью пары до 1 Гбит/с или 40 линий КМОП 2,5 В до 100 МГц

Энергопотребление

Потребляемая мощность модуля обработки данных до 75 Вт (без учета FMC)

Распределение потребляемой мощности по линии питания: +12 В (VS1): до 6,25 А (75 Вт) (при полной нагрузке, без учета FMC)

Условия эксплуатации

Охлаждение: воздушное или кондуктивное

(Опция поставки)

Диапазон рабочих температур: коммерческий (0...+50 °C) или промышленный (–40...+85 °C)

Температура хранения: –50...+85 °C

Влажность: до 98 % с влагозащитным покрытием

(Опция поставки)

Размеры

Форм-фактор: VPX 3U в слот 1"

Размеры: 160 × 100 мм

Информация для заказа

Модуль с поддержкой submodule FMC+ HSPC.


Программное обеспечение поддержки модуля, в том числе логические ядра (IP-ядра), а также отладочный кабель в комплект поставки не входят, их приобретение оговаривается отдельно.



Основная FPGA Xilinx

Временная группа FPGA -3 недоступна для заказа в промышленном исполнении модуля.

FMKU095T-1: XCKU095-1	FMVU095T-1: XCVU095-1	FMVU190T-1: XCVU190-1	FMVU9PT-1: XCVU9P-1
FMKU095T-2: XCKU095-2	FMVU095T-2: XCVU095-2	FMVU190T-2: XCVU190-2	FMVU9PT-2: XCVU9P-2
FMKU095T-3: XCKU095-3	FMVU095T-3: XCVU095-3	FMVU190T-3: XCVU190-3	FMVU9PT-3: XCVU9P-3
FMKU115T-1: XCKU115-1	FMVU125T-1: XCVU125-1	FMVU5PT-1: XCVU5P-1	FMVU13PT-1: XCVU13P-1
FMKU115T-2: XCKU115-2	FMVU125T-2: XCVU125-2	FMVU5PT-2: XCVU5P-2	FMVU13PT-2: XCVU13P-2
FMKU115T-3: XCKU115-3	FMVU125T-3: XCVU125-3	FMVU5PT-3: XCVU5P-3	FMVU13PT-3: XCVU13P-3
FMVU080T-1: XCVU080-1	FMVU160T-1: XCVU160-1	FMVU7PT-1: XCVU7P-1	
FMVU080T-2: XCVU080-2	FMVU160T-2: XCVU160-2	FMVU7PT-2: XCVU7P-2	
FMVU080T-3: XCVU080-3	FMVU160T-3: XCVU160-3	FMVU7PT-3: XCVU7P-3	




Объём установленной памяти FPGA

Тип памяти DDR4-2133 SDRAM. Внешняя память основной FPGA объёмом 16 Гбайт недоступна для заказа в промышленном исполнении модуля.

RFM2x64Mx64/2133: 8 Гбайт в двух 64-х разрядных банках


RFM2x128Mx64/2133: 16 Гбайт в двух 64-х разрядных банках



Передняя панель

FP2: Установлена стандартная передняя панель FMC

FPN: Заказная передняя панель, тип устанавливаемого submodule оговаривается при заказе дополнительно



Исполнение (температурный диапазон)

T0: Коммерческое (0...+50 °C)


T1: Промышленное (-40...+85 °C)



Покрытие

CV0: Без влагозащитного покрытия

CV1: С влагозащитным покрытием



Охлаждение

Производительность воздушного охлаждения не менее 25 м³/час.

CL0: Воздушное

CL1: Кондуктивное

Пример кода изделия: **SVP-737-FMVU13PT-3-RFM2x128Mx64/2133-FPN-T1-CV1-CL1**

SVP-737 — Модуль цифровой обработки данных на базе FPGA Xilinx Kintex UltraScale, Virtex UltraScale и Virtex UltraScale+ с поддержкой FMC+ форм-фактора VPX 3U

Основная FPGA Xilinx: XCVU13P-3

Объём установленной памяти FPGA: 16 Гбайт в двух 64-х разрядных банках

Передняя панель: Заказная передняя панель, тип устанавливаемого submodule оговаривается при заказе дополнительно

Исполнение (температурный диапазон): Промышленное (-40...+85 °C)

Покрытие: С влагозащитным покрытием

Охлаждение: Кондуктивное

Возможны другие конфигурации модуля по индивидуальному запросу. За дополнительной информацией обращайтесь в SET.

Контактная информация



ЗАО «Скан Инжиниринг Телеком»
Россия, 394030, г. Воронеж, ул. Свободы, 75
Тел.: +7 (473) 272-71-01, факс.: +7 (473) 251-21-99
www.setdsp.ru

Электронная почта:
Отдел продаж: sales@setdsp.ru

ООО «Скан Инжиниринг Телеком - СПб»
Россия, 199106, г. Санкт-Петербург, 22-я линия В.О., д. 3, корп. 1, лит. М.
Тел.: +7 (812) 406-99-95, +7 (812) 406-99-96
www.setdsp.ru

Электронная почта:
Отдел продаж: sales.spb@setdsp.ru

ЗАО «Скан Инжиниринг Телеком». Все права защищены. © 1991–2018

Документ DS-SVP-737 1.0 создан в ООО «Скан Инжиниринг Телеком - СПб». Все права защищены. © 2018