Модуль XDSP-53

Изделие cнято с производства

Технические характеристики

FPGA

  • Основная Xilinx Spartan-3 FG456 из ряда:
    • XC3S400, XC3S1000, XC3S1500, XC3S2000.
  • Особенности основной FPGA:
    • свыше 46 тыс. логических ячеек (XC3S2000);
    • до 40 аппаратных умножителей FPGA 18 × 18 бит (XC3S2000);
    • до 40 банков двухпортового синхронного RAM по 18 Кбит общим объёмом 720 Кбит (XC3S2000);
    • четыре DCM FPGA.
  • Интерфейсная Xilinx Spartan-3 FG456 из ряда:
    • XC3S400, XC3S1000.
  • Особенности интерфейсной FPGA:
    • свыше 17 тыс. логических ячеек;
    • до 24 аппаратных умножителей FPGA 18 × 18 бит;
    • до 24 банков двухпортового синхронного RAM по 18 Кбит общим объёмом 432 Кбит (XC3S2000);
    • четыре DCM FPGA.

Память

  • Для основной FPGA: NOR Flash 16 Мбит (до 64 Мбит)
  • Для интерфейсной FPGA: Xilinx Serial Platform Flash 2 Мбит

Соответствие стандартам

  • CompactPCI Core Specification PICMG 2.0 Rev. 3.0

Тактирование

  • Опорный кварцевый генератор 50 МГц/1000 ppm
  • Встроенные компараторы внешнего стробирования (2 канала):
    • вход: открытый по постоянному току;
    • входное сопротивление коммутируемое, Ом:
      • 1000±100 в отсутствии перемычек SW9, SW10;
      • 50±5 при установленных перемычках SW9, SW10.
    • задержка распространения сигнала до FPGA, нс, не более 20;
    • максимальный уровень внешнего сигнала в пределах от −0,5...+5,5 В;
    • порог срабатывания коммутируемый: +(1,5±0,1) В, либо +(2,35±0,1) В.
  • Встроенный буфер внешнего тактирования:
    • выходное сопротивление коммутируемое: 25–50±5 Ом;
    • размах выходного напряжения на нагрузке:
      • 50 Ом, +0,2...+5 В;
      • 10 кОм, +0,2...+10 В.
    • предельная частота тактирования не менее 50 МГц.

Интерфейсы

  • Два буферизованных цифровых порта:
    • число линий ввода-вывода с побайтным разбиением направления передачи: 32;
    • стандарт ввода-вывода коммутируемый: ТТЛ 3,3 В, либо 5 В;
    • номинальный ток нагрузки по каждой линии порта: 24 мА (48 линий) и 48 мА (16 линий);
    • задержка распространения сигнала на ввод/вывод не более 15 нс.
  • Два последовательных коммуникационных порта:
    • тип порта: RS-422, полнодуплексный;
    • номинальная пропускная способность 115 Кбит;
    • предельная пропускная способность не менее 10 Мбит.
  • Каналы приема/передачи данных стандарта LVDS:
    • организация: четыре пары данных + пара тактирования;
    • предельная пропускная способность не менее 1820 Мбит;
    • разрядность принятых данных в стандарте LVTTL 28 бит;
    • минимальная частота тактирования данных LVTTL 20 МГц.
  • Поддержка интерфейса инициализации FPGA JTAG IEEE 1149.1 2,5 В

Энергопотребление

  • Цепь +3,3 В: до 3 А
  • Цепь +5 В: до 3 А
  • Цепь +12 В: до 0,09 А
  • Цепь −12 В: до 0,09 А
  • Потребляемая мощность: не более 27 Вт

Условия эксплуатации

  • Диапазон рабочих температур: 0...+50°С или −40...+85°С
  • Температура хранения: −40...+85°С
  • Влажность: 10–95% без конденсата

Размеры

  • Форм-фактор: CompactPCI 3U 4–12HP (от 1 до 3-х слотов)
  • Размеры Mid-Size: 100×160×30 мм

Конфигуратор

XDSP53
–FM
?
–FI
?
–T
?

Назад в раздел