Модуль SVP-731

Новинка

Технические характеристики

Программируемая логика

  • FPGA Xilinx Kintex UltraScale из ряда XCKU025/035/040/060 (опции поставки)
  • Ресурсы наиболее крупной FPGA XCKU060, устанавливаемой на модуль:
    • 725 тыс. логических ячеек;
    • 2760 блоков умножения с накоплением;
    • 1080 блоков ОЗУ Xilinx BlockRAM по 36 кбит;
    • 12 узлов тактирования CMT (1 MMCM + 2 PLL).

Память

  • Четыре независимых 16-и-разрядных банка памяти DDR4-2133 SDRAM общим объёмом до 4 Гбайт (DDR4-2133 не поддерживаются для XCKU025)
  • Пользовательская память SPI NOR Flash объёмом 128 Мбайт
  • Конфигурационная память SPI NOR Flash объёмом 128 Мбайт, чтения до 500 Мбит/с, поддержка хранения до 4-х файлов конфигурации FPGA

Тактирование

  • Опорные кварцевые генераторы:
    • 100 МГц (MGT интерфейсов DP01, 02 VPX);
    • 125 МГц (MGT интерфейсов Gigabit Ethernet (GbE) + глобальный такт FPGA);
    • 200 МГц (глобальный такт FPGA);
    • 300 МГц (тактирование контроллеров DDR4 SDRAM).
  • Синтезатор частоты тактирования MGT интерфейсов DP01–03 на разъёме Р1 VPX
  • Умножитель частоты REF_CLK VPX до 100 МГц для тактирования MGT FPGA интерфейсов DP01–03
  • Приём сигнала AUX_CLK VPX в FPGA модуля
  • Приём сигнала REF_CLK_SE VPX в FPGA модуля

Разъём FMC

  • Поддержка установки мезонинного субмодуля FMC одиночной ширины с воздушным охлаждением
  • Стыковочная высота: 10 мм
  • Поддержка 80-и пар LVDS на FPGA, до 1 Гбит/с в паре
  • Поддержка 4-х линий глобального тактирования LVDS
  • Поддержка 8-и линий тактирования MGT до 10 Гбит/c, подключенных к FPGA
  • Поддержка 2-х линий тактирования MGT FPGA с FMC
  • Поддержка JTAG 3,3 В с автоматической коммутацией канала
  • Поддержка сигналов I2C (IPMI FMC), PRSNT, PowerGood
  • Обеспечение субмодуля FMC питанием в соответствии со стандартом
  • Уровень напряжения по линиям VADJ/VIO_B_M2C: +1,8 В
  • Реализация подключения VREF_A/B_M2C к FPGA

Отладочные интерфейсы FPGA

  • UART порт на передней панели с реализацией USB 2.0
  • Буферизованный JTAG IEEE 1149.1 на передней панели

Соответствие стандартам

  • ANSI/VITA 46.0-2013 VPX Base Standard
  • ANSI/VITA 46.3-2012 SRIO on VPX Fabric Connector
  • ANSI/VITA 46.4-2012 PCIe on the VPX Fabric Connector
  • ANSI/VITA 46.6-2013 Gigabit Ethernet Control Plane on VPX
  • ANSI/VITA 57.1-2010 FPGA Mezzanine Card (FMC) Standard
  • ANSI/VITA 65-2010 (R2012) OpenVPX System Standard

Разъёмы VPX

  • Разъём P0:
    • поддержка интерфейса I2C по линиям SCL, SDA;
    • поддержка географической адресации (GA0–GA4);
    • поддержка тактирования MGT FPGA сигналом учетверенной частотой (100 МГц) по линии REF_CLK (25 МГц);
    • ввод сигнала AUX_CLK через глобальный вход FPGA;
    • обработка сигнала системного сброса SYSRESET#.
  • Разъём P1:
    • до 2-х каналов PCIe 1.0/2.0/3.0 x1/x2/x4 через порты DP01, 02 (один канал для KU025, KU035 через порт DP01);
    • до 3-х каналов SRIO 2.0 x4 6,25 Гбит/с через порты DP01–03 (1 канал для XCKU025, XCKU035 — порт DP01, до 2-х каналов для XCKU040 — порты DP01, 02); IP-ядра в комплект поставки не входят
    • до 3-х каналов Xilinx Aurora 8b/10b или 64b/66b до 10 Гбит/с (1 канал для XCKU025, XCKU035 — порт DP01, до 2-х каналов для XCKU040 — порты DP01, DP02); IP-ядра в комплект поставки не входят
    • до 2-х каналов Gigabit Ethernet 1000BASE-BX (нет поддержки с XCKU025) через порты UTP01, 02). IP-ядра в комплект поставки не входят

Энергопотребление

  • Потребляемая мощность модуля обработки данных до 50 Вт (без учета FMC)
  • Распределение потребляемой мощности по линии питания: +12 В (VS1): до 4,17 A (50 Вт) (без учета FMC)

Условия эксплуатации

  • Охлаждение: воздушное или кондуктивное (Опция поставки)
  • Диапазон рабочих температур: коммерческий (0...+50 °С) или индустриальный (−40...+85 °С)
  • Температура хранения: −50...+85 °С
  • Влажность: до 98 % с влагозащитным покрытием (Опция поставки)

Размеры

  • Форм-фактор: VPX 3U в слот 1"
  • Размеры: 160 × 100 мм

Конфигуратор

SVP731
–FM
?
–FP
?
–T
?
–CV
?
–CL
?

Назад в раздел