Модуль SVP-716

Интерфейсы

Передняя панель:
  • 4 × LVDS
  • 4 × MLVDS
  • USB 2.0 (mini-USB)
Разъём VPX (P0):
  • IIC
  • REF_CLK
  • AUX_CLK
Разъём VPX (P1):
  • PCI Express x4
  • Gigabit Ethernet
Разъём VPX (P2):
  • 6 × LVDS x3
Разъёмы на плате модуля:
  • JTAG FPGA
  • JTAG DSP

Технические характеристики

DSP

  • Один DSP (цифровой сигнальный процессор) TI TMS320C6670 (четыре ядра на частоте 1,2 ГГц):
    • до 153,6 млрд. операций в секунду над операндами с фиксированной запятой;
    • до 76,8 млрд. операций в секунду над операндами с плавающей запятой;
    • кэш-память 32 кбайт L1P, 32 кбайт L1D, 1 Мбайт L2 на каждое ядро;
    • 2 Мбайта разделяемой памяти уровня L2 (MSMC);
    • три аппаратных турбодекодера для WCDMA / HSPA / HSPA+ / TD-SCDMA, LTE, WiMAX на скоростях до 548 Мбит/с;
    • турбокодер LTE, WCDMA на скорости до 500 Мбит/с;
    • четыре декодера Viterbi с поддержкой скорости декодирования до 38 Мбит/с на 40-разрядных блоках;
    • два приемных, один передающий ускорители-сопроцессоры стандарта WCDMA;
    • три сопроцессора БПФ (2048 точек 4,8 мкс);
    • сопроцессор битовой обработки сигналов стандартов WCDMA / HSPA+, TD-SCDMA, LTE, WiMAX со скоростями до 914 Мбит/с для LTE и 405 Мбит/с для CDMA;
    • сетевой сопроцессор с поддержкой алгоритмов аппаратного шифрования ECB, CBCm CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA1/2 (256 бит), MD5 на скоростях до 2,8 Гбит/с для приложений IPSec, SRTP, 3GPP, WiMAX Air и SSL / TLS;
    • четыре ускорителя RSA для WCDMA Rel’99, HSDPA, HSDPA+ с поддержкой декодирования Рида-Мюллера.

FPGA

  • Особенности FPGA Xilinx Virtex-6 семейства LXT/SXT в корпусе FF1156 с поддержкой кристаллов вплоть до VLX365T:
    • до 56880 ячеек Virtex-6;
    • до 1344 блоков Virtex-6;
    • до 704 блоков RAM Xilinx BlockRAM по 18 кбит общим объёмом 25344 кбит;
    • до 12 блоков управления тактированием Virtex-6 MMCM.

Память FPGA

  • Два независимых 16-ти разрядных банка памяти DDR3-800 SDRAM объёмом до 256 Мбайт каждый
  • NOR Flash 16 бит, объёмом 32 Мбайт, выборка 110 нс
  • Память Platform Flash XL хранения конфигурации FPGA объёмом 128 Мбит, скорость чтения 640 Мбит/с

Память DSP

  • 64-х разрядный банк памяти DDR3-1333 SDRAM объёмом 256 Мбайт
  • SPI NOR Flash, объёмом 16 Мбайт
  • I2C EEPROM 128 кбайт для первоначальной загрузки

Отладочные интерфейсы (внутренние разъёмы)

  • Консольные COM-порты для каждого из процессора DSP
  • Интерфейс внешнего эмулятора XDS560

Соответствие стандартам

  • ANSI/VITA 46.0-2013 VPX Base Standard
  • ANSI/VITA 46.3-2012 SRIO on VPX Fabric Connector
  • ANSI/VITA 46.6-2013 Gigabit Ethernet Control Plane on VPX
  • ANSI/VITA 65-2010 (R2012) OpenVPX System Standard

Разъёмы VPX

  • Разъём P0:
    • сигналы тактирования REF_CLK;
    • сигналы тактирования AUX_CLK;
    • сигналы I2C ко входам SCL и SDA.
  • Разъём P1:
    • порт FatPipe1 может быть сконфигурирован одним из следующих вариантов:
      • либо канал PCIe x1/x4 2.0 (аппаратное ядро PCIe Xilinx + GTX Xilinx);
      • либо канал SRIO x1/x4 до 3,125 Гбит/с (программное IP-ядро Core Xilinx + GTX Xilinx).
    • порт UTP1:
      • Gigabit Ethernet через порт MAC0 DSP.
    • порт UTP2:
      • Gigabit Ethernet FPGA (встроенный MAC + GTX Xilinx).
  • Разъём P2:
    • 21 двунаправленная линия LVDS до 500 Мбит/с, либо 42 линии LVCMOS 2,5 В до 50 МГц, конфигурируемые в FPGA.

Порт ввода/вывода iPass+ HD на передней панели

  • Четыре секции с набором сигналов стандарта LVDS в каждой:
    • сигналы на передачу (идентичны для всех секций): три линии данных до 200 Мбит/с + линия тактирования до 100 МГц (разветвленный сигнал AUX_CLK VPX);
    • сигналы на приём (независимые для каждой секции): три линии данных до 1 Гбит/с + линия сопровождающего тактирования до 500 МГц.
  • Расположение и назначение контактов разъёма Mini-SAS HD, длина кабелей от 0,5 до 10 м

Отладочные интерфейсы

  • Порт JTAG FPGA, буферизованный, 3,3 В (разъём передней панели LX60-12S)
  • Порт JTAG/эмулятора DSP (внутренний разъём TI 60 конт.)
  • Консольные COM-порты FPGA и DSP с реализацией USB 2.0 (разъём Mini-USB передней панели)

Энергопотребление

  • Потребляемая мощность модуля обработки данных не более 50 Вт
  • Распределение потребляемой мощности по линии питания: +12 В (VS1): до 4 A (50 Вт) (определяется загрузкой FPGA, DSP)

Условия эксплуатации

  • Охлаждение: принудительное воздушное
  • Диапазон рабочих температур: коммерческий (0...+50 °С) или индустриальный (−40...+85 °С)
  • Температура хранения: −50...+85 °С
  • Влажность: 10–98 % без конденсата
  • Возможность нанесения влагозащитного покрытия для жёстких условий

Размеры

  • Форм-фактор: VPX 3U
  • Размеры: 160 × 100 × 25,06 мм


Назад в раздел