Модуль SVP-719

Новинка

Технические характеристики

FPGA

  • Xilinx Virtex-7 FFG1761 из ряда:
    • XC7VX330T/485T/690T.
  • Особенности:
    • свыше 108 тыс. ячеек Virtex-7;
    • до 3600 блоков Virtex-7 DSSP48E;
    • до 1470 блоков RAM Xilinx BlockRAM по 36 Кбит;
    • до 20 блоков тактирования CMT Xilinx.
  • Два IP-ядра PCIe 1.0/2.0/3.0 x1/x2/x4 — XC7VX330T
  • Три IP-ядра PCIe 1.0/2.0/3.0 x1/x2/x4 — XC7VX690T
  • Четыре IP-ядра PCIe 1.0/2.0 x1/x2/x4 — XC7VX485T

Память FPGA

  • Два независимых 16-ти разрядных банка памяти DDR3-800 SDRAM объёмом до 512 Мбайт (256M × 16) и быстродействием DDR3-800 (Память DDR3 SDRAM доступна только при установке FPGA XC7VX690T)
  • Пользовательская память SPI NOR Flash 16 Мбит
  • Конфигурационная память 2 Мбайта NOR Flash, объёмом 128 Мбайт со скоростью загрузки данных в FPGA до 160 Мбайт/с и поддержкой хранения до 4-х файлов конфигурации

Тактирование

  • Опорные кварцевые генераторы:
    • 100 МГц (MGT интерфейсов FP1–FP4 VPX);
    • 125 МГц (MGT интерфейсов Gigabit Ethernet + глобальный такт FPGA);
    • 200 МГц (глобальный такт FPGA).
  • Cинтезатор частоты тактирования MGT интерфейсов FP1–FP4 на P1 VPX, EP на P2 VPX, c возможностью синхронизации сигналом REF_CLK VPX 25 МГц
  • Приём сигнала AUX_CLK vpx на FPGA
  • Опциональный вход внешней синхронизации через разъём SSMC передней панели (DC-coupled, 50 Ом, порог +1,65 В)

Последовательные интерфейсы на разъёмах VPX

  • Системные интерфейсы:
    • до четырех каналов PCIe 1.0/2.0/3.0 x4 (аппаратные IP-ядра PCIe Xilinx, 3.0 только для VC7VX330/690T) или SRIO x4 до 3,125 Гбит/с (программное IP-ядра Xilinx, приобретается отдельно) или XAUI через порты FP 1–4 разъёма P1 VPX; (Порты FP2, FP4 на разъёме P1 VPX доступны только при установке FPGA XC7VX690T)
    • Два канала Gigabit Ethernet: порты UTP1, 2 разъёма P4 VPX (IP-ядро Gigabit Ethernet приобретается отдельно).
  • Интерфейс межплатного кольцевого объединения EP:
    • Aurora x8 к соседним модулям через линии EP[15:0] разъёма P2 VPX, до 10 Гбит/с в линии

Соответствие стандартам

  • ANSI/VITA 46.0 VPX Base Standard
  • ANSI/VITA 46.3 SRIO on VPX Fabric Connector
  • ANSI/VITA 46.4 PCIe on VPX Fabric Connector
  • ANSI/VITA 46.6 Gigabit Ethernet Control Plane on VPX
  • ANSI/VITA 65 OpenVPX

Разъёмы FMC

  • Поддержка установки двух субмодулей FMC одиночной ширины (Single Width) в конструктиве с воздушным охлаждением с задействованием областей 1–3
  • Стыковочная высота FMC 10 мм
  • Интерфейс каждого субмодуля FMC HPC:
    • 80 пар LVDS, пропускная способность до 80 Гбит/с;
    • подключение первичных и вторичных сигналов *_CC ко входам СС FPGA;
    • поддержка четырех линий глобального тактирования LVDS.
  • Поддержка JTAG 3,3 В с автоматической коммутацией канала
  • Поддержка сигналов I2C (IPMI FMC), PRSNT, PowerGood
  • Соответствие спецификации по требованиям к питающим напряжениям и токам нагрузки FMC
  • Уровень напряжения по линиям VADJ/VIO_B_M2C +1,8 В

Внешние и отладочные интерфейсы

  • Два UART-порта FPGA с реализацией через интерфейс USB 2.0 на передней панели
  • Буферизованный JTAG IEEE 1149.1 FPGA на передней панели
  • Внутренний буферизованный порт JTAG IEEE 1149.1 для FMC
  • Два буферизованных 16-ти разрядных цифровых порта передней панели с побайтным управлением

Системные функции

  • Поддержка географической адресации (GA0–GA4)
  • Обработка сигнала системного сброса VPX SYSRESET#
  • Встроенный контроль напряжений и тока потребления
  • Встроенный температурный контроль

Энергопотребление

  • Потребляемая мощность модуля цифровой обработки сигналов: не более 100 Вт (с двумя установленными субмодулями FMC)
  • Распределение потребляемой мощности по линии питания: +12 В (VS1): до 4 A (70 Вт) (без учета FMC)

Условия эксплуатации

  • Охлаждение: воздушное
  • Диапазон рабочих температур: 0...+50°С, −40...+70°С или −40...+85°С
  • Температура хранения: −50...+85°С
  • Влажность: до 85% без покрытия, до 98% с покрытием

Размеры

  • Форм-фактор: VPX 6U в слот 1"
  • Размеры: 160 × 233 × 25,06 мм

Конфигуратор

SVP719
–FM
?
–RFM
?
–B
?
–TR
?
–T
?

Назад в раздел