Модуль XDSP-58

Изделие cнято с производства

Технические характеристики

FPGA

  • Основная Xilinx Virtex-4 FF1148 из ряда:
    • XC4VLX40, XC4VLX60, XC4VLX80, XC4VLX100, XC4VLX160;
    • XC4VSX55.
  • Особенности основных FPGA:
    • до 152064 ячеек Virtex-4;
    • до 288 блоков Virtex-4;
    • до 320 банков RAM Xilinx BlockRAM по 18 Кбит общим объёмом 5760 Кбит;
    • до 12 блоков управления тактированием Virtex-4 DCM.
  • Интерфейсная Xilinx Virtex-4 FF668 из  ряда:
    • XC4VLX25, XC4VLX40, XC4VLX60, XC4VSX35.
  • Особенности интерфейсных FPGA:
    • до 41472 ячеек Virtex-4;
    • до 168 блоков Virtex-4;
    • до 96 блоков RAM Xilinx BlockRAM по 18 Кбит;
    • до 8 блоков управления тактированием Virtex-4 DCM.

Память

  • Четыре банка синхронного статического RAM ZBT SRAM по 72 Мбита (2 Мбита×36) 200 МГц
  • Энергонезависимая Flash-память хранения файлов конфигурации основной FPGA объёмом (16 Мбита×16) 256 Мбит
  • Энергонезависимая память PlatformFlash хранения конфигурации интерфейсной FPGA объёмом 8 Мбит

Цифро-аналоговое преобразование

  • Количество каналов: 4
  • Разрядность 16 бит
  • Диапазон частот тактирования 10...500 МГц
  • Размах входного сигнала 0,5 В (50 Ом), разъём SМА
  • Размах входного сигнала в полной разрядной сетке, В: 0,55±0,05
  • Предельные уровни входного сигнала, В
  • Отношение сигнал/шум тракта, с несущей 200 МГц, при температуре 25°С, дБ:
    • Fin=10 МГц — 65 дБ;
    • Fin=70 МГц — 62 дБ;
    • Fin=140 МГц — 59 дБ.
  • Возможность программирования коэффициента усиления АЦП, дБ: 0...6 с шагом 1
  • Выход данных: двоичный дополнительный, либо двоичный прямой
  • Стандарт выходных данных АЦП — DDR LVDS

Соответствие стандартам

  • CompactPCI Core Specification PICMG 2.0 Rev. 3.0

Тактирование

  • Опорный кварцевый генератор трактов ЦАП 336 МГц/50 ppm, программируемый в диапазоне 10...810 МГц, шаг 0,1 Гц (в штатном проекте FPGA перестройка ограничена в пределах 336±3 МГц)
  • Опорный кварцевый генератор цифровой части: базовая частота 200 МГц/50 ppm, программируемый в диапазоне 10...810 МГц, шаг 0,1 Гц (в штатном проекте FPGA перестройка ограничена в пределах 200±2 МГц)

Энергопотребление

  • Цепь +3,3 В: до 3 А
  • Цепь +5 В: до 8 А
  • Потребляемая мощность: не более 30 Вт

Условия эксплуатации

  • Диапазон рабочих температур: 0...+50°С или −40...+85°С
  • Температура хранения: −40...+85°С
  • Влажность: 10–95% без конденсата

Размеры

  • Форм-фактор: CompactPCI 3U 4HP
  • Размеры Mid-Size: 100×160×30 мм

Конфигуратор

XDSP58
–FM
?
–FI
?
–T
?

Назад в раздел