Модуль SVP-722

Интерфейсы

Передняя панель:
  • USB 2.0 (mini-USB)
  • 2 × Input/Output DHS26 Connector или 2 × Input/Output Micro-D Connector
  • JTAG FPGA
Разъём VPX (P0):
  • IIC
  • REF_CLK
  • AUX_CLK
Разъём VPX (P1):
  • 4 × MGT x4
Разъём VPX (P2):
  • 2 × MGT x4
Разъём VPX (P4):
  • 2 × Gigabit Ethernet
Разъёмы на плате модуля:
  • 2 × FMC HPC (Single-Width)
  • JTAG FMC

Технические характеристики

Программируемая логика

  • Особенности FPGA Xilinx Virtex-7 в корпусе FFG1761 из ряда XC7VX330/485/690T:
    • cвыше 108 тыс. ячеек Virtex-7 Slice (XC7VX690T);
    • до 3600 блоков Virtex-7 DSP48E (XC7VX690T);
    • до 1470 блоков RAM Xilinx BlockRAM по 36 кбит;
    • до 20 блоков тактирования CMT;
    • количество аппаратных ядер:
      • XC7VX330T — два ядра PCIe 1.0, 2.0, 3.0 x1/x2/x4;
      • XC7VX690T — три ядра PCIe 1.0, 2.0 x1/x2/x4;
      • XC7VX485T — четыре ядра PCIe 1.0, 2.0 x1/x2/x4.

Память

  • Два независимых банка DDR3 SDRAM с объёмом каждого до 512 Мбайт (32М × 16) и быстродействием DDR-800
  • Пользовательская память SPI NOR Flash 16 Мбайт
  • Конфигурационная память 16 бит NOR Flash 512 Мбайт со скоростью загрузки данных в FPGA до 160 Мбайт/с и поддержкой хранения до 4-х файлов конфигурации

Тактирование

  • Опорные кварцевые генераторы:
    • 100 МГц (MGT интерфейсов FatPipe 1–FatPipe 4 VPX);
    • 125 МГц (MGT интерфейсов Gigabit Ethernet + глобальный такт FPGA);
    • 200 МГц (глобальный такт FPGA).
  • Синтезатор частоты тактирования MGT интерфейсов FatPipe zz1–FatPipe 4 на разъёме VPX P1, EP на разъёме VPX P2, c возможностью синхронизации сигналом REF_CLK VPX c умножением его на 4
  • Синтезатор частоты тактирования MGT интерфейсов FMC
  • Приём сигнала AUX_CLK VPX на FPGA

Системные функции

  • Поддержка географической адресации (GA0–GA4)
  • Обработка сигнала системного сброса VPX SYSRESET#
  • Встроенный контроль напряжений и тока потребления
  • Встроенный температурный контроль

Разъёмы VPX

  • Разъём P0:
    • сигналы тактирования REF_CLK;
    • сигналы тактирования AUX_CLK;
    • сигналы I2C.
  • Разъём P1:
    • порты FatPipe1–4 могут быть сконфигурированы одним из следующих вариантов: Порты FP2, FP4 доступны только при установке FPGA XC7VX690T
      • до четырех каналов PCIe 1.0/2.0/3.0 x4 (аппаратные ядра PCIe Xilinx 3.0 только для XC7VX330/690T);
      • SRIO x4 до 3,125 Гбит/с (программное IP-ядро Xilinx, приобретается отдельно);
      • XAUI.
  • Разъём P2:
    • варианты межмодульного соединения через линии EP0, EP8:
      • два канала SRIO x1 до 3,125 Гбит/с;
      • Aurora.
  • Разъём P4:
    • Два канала Gigabit Ethernet через порты UTP1, 2 (IP-ядро Gigabit Ethernet приобретается отдельно).

Соответствие стандартам

  • ANSI/VITA 46.0-2013 VPX Base Standard
  • ANSI/VITA 46.3-2012 SRIO on VPX Fabric Connector
  • ANSI/VITA 46.4-2012 PCIe on the VPX Fabric Connector
  • ANSI/VITA 46.6-2013 Gigabit Ethernet Control Plane on VPX
  • ANSI/VITA 57.1-2010 FPGA Mezzanine Card (FMC) Standard
  • ANSI/VITA 65-2010 (R2012) OpenVPX System Standard

Внешние и отладочные интерфейсы

  • Два COM-порты FPGA с единым интерфейсом USB 2.0 на передней панели
  • Буферизованный JTAG IEEE 1149.1 FPGA на передней панели
  • Внутренний буферизованный порт JTAG IEEE 1149.1 для FMC
  • Два буферизованных 16-ти разрядных цифровых порта передней панели с побайтным управлением

Разъём FMC

  • Поддержка установки двух субмодулей FMC одиночной ширины (Single Width) в конструктиве воздушного охлаждения с задействованием областей 1–3
  • Стыковочная высота FMC 10 мм
  • Интерфейс каждого субмодуля FMC HPC:
    • 80 пар LVDS, пропускная способность до 80 Гбит/с;
    • подключение сигналов *_CC ко входам СС FPGA;
    • поддержка четырех линий глобального тактирования LVDS;
    • 8 дуплексных мультигигабитных пар DP0–DP7 c двусторонней пропускной способностью до 80 Гбит/с;
    • две линии тактирования MGT FPGA с разъёма FMC.
  • Поддержка JTAG 3,3 В с автоматической коммутацией канала
  • Поддержка сигналов I2C (IPMI FMC), PRSNT, PowerGood
  • Соответствие стандарту ANSI/VITA 57.1-2010 FPGA Mezzanine Card (FMC) Standard по требованиям к питающим напряжениям и токам нагрузки субмодулей FMC
  • Уровень напряжения по линиям VADJ/VIO_B_M2C +1,8 В

Энергопотребление

  • Потребляемая мощность модуля обработки данных: от 50 до 80 Вт
  • Распределение потребляемой мощности по линии питания:
    • +12 В (VS1): до 4,2 A (50 Вт) (при полной нагрузке, без учета FMC;
    • +12 В (VS1): до 6,7A (80 Вт) (при полной нагрузке, с двумя FMC субмодулями).

Условия эксплуатации

  • Охлаждение: воздушное
  • Диапазон рабочих температур: коммерческий (0...+50 °С) или индустриальный (−40...+85 °С)
  • Температура хранения: −50...+85 °С
  • Влажность: до 85 % без влагозащитного покрытия, до 98 % с покрытием
  • Возможность нанесения влагозащитного покрытия для жёстких условий

Размеры

  • Форм-фактор: VPX 6U в слот 1"
  • Размеры: 160 × 233 × 25,06 мм


Назад в раздел