Описание
Набор IP-ядер для организации инфраструктуры обмена потоковыми данными между FPGA Xilinx и субмодулем аналого-цифровой и цифро-аналоговой обработки SFM-2A1000-2D1000 с использованием шины AXI4-Stream.
Инфраструктура IP-ядер «Поддержка субмодуля SFM-2A1000-2D1000» является структурным решением для ряда FPGA модулей производства ЗАО «Скан Инжиниринг Телеком», предназначенным для обеспечения поддержки процесса аналого-цифрового и цифро-аналогового преобразования сигналов на субмодуле FMC SFM-2A1000-2D1000.
Применение
Предназначен для применения в составе программно-аппаратных решений на базе FPGA-модулей производства ЗАО «Скан Инжиниринг Телеком».
В рамках инфраструктуры IP-ядер «Поддержка субмодуля SFM-2A1000-2D1000» у пользователя существует возможность самостоятельно вносить изменения в структуру с целью интеграции собственных блоков обработки цифровых потоков данных, ориентированных на работу с потоками AXI4-Stream.
