Описание

Предоставляет возможность конвертации потоков данных, транслируемых между интерфейсами AXI4 и PCIe.

IP-ядро позволяет использовать интегрированный в FPGA фирмы Xilinx семейства Virtex-7 (серии XT и HT, за исключением XC7VX485T) аппаратный блок PCIe. Применение IP-ядра в качестве строительного блока в решениях, реализуемых на базе FPGA модулей производства ЗАО «Скан Инжиниринг Телеком» позволяет обеспечить полную пропускную способность, масштабируемость и надежность конфигурации PCIe.

Применение

Конвертер позволяет построить связь между пользовательскими интерфейсами AXI4 и интегрированным в FPGA аппаратным блоком PCI Express.

Интегрированный в FPGA аппаратный блок PCIe используется в режиме «Endpoint». Используемые для подключения к линиям PCIe GTH трансиверы поддерживают подключения в режимах по 1, 2 и 4 линиям, со скоростями 2.5 GT/s (PCIe 1.0) или 5.0 GT/s (PCIe 2.0).